半導體先進制程爭霸戰,驅動先進封裝成長
發布時間:2022-11-01 08:15:35 瀏覽:40次 責任編輯:騰盛精密
半導體制造的工藝節點,涉及到多方面的問題,如制造工藝和設備,晶體管的架構、材料等。隨著先進節點走向10nm、7nm、5nm,半導體行業逐漸步入后摩爾時代。目前封測行業正在經歷從傳統封裝(SOT、QFN、BGA等)向先進封裝(FC、FIWLP、FOWLP、TSV、SIP、3D堆疊等)的轉型,先進封裝已成為提升電子系統級性能的關鍵環節。
先進制程三雄爭霸
先進制程和傳統成熟制程實際并沒有明確的界定標準,這是隨著制程工藝發展不斷變化的過程。但從制程工藝的發展情況來看,一般是以28nm為分水嶺,來區分先進制程和傳統制程。
▲圖源:IT之家
半導體工藝發展則出現了兩個方向,一個是繼續追求先進制程小型化,比如臺積電、三星、英特爾、中芯國際,另一個是聚焦特色工藝滿足多樣化需求,比如華虹半導體、聯電、格羅方德、世界先進等。
當下的半導體先進制程領域中,三星、英特爾、臺積電三足鼎立,各有千秋。
三星和臺積電分別從14nm和16nm制程節點時期引入FinFET(鰭式場效應晶體管)技術,一直沿用到目前最先進的5nm制程。在競爭激烈的3納米制程工藝方面,三星和臺積電的技術路線并不相同,三星首先采用全環繞柵極晶體管(GAA),臺積電則是繼續采用鰭式場效應晶體管(FinFET)架構。
英特爾的應變硅技術、HKMG技術以及3D FinFET技術,對于全球半導體行業來說都具有著里程碑似的意義。但是從14nm FinFET工藝開始就開始逐漸減速,尤其是在10nm制程工藝期間,耽誤了太長時間。
而國產企業中芯國際在2019年突破了14nm的技術,仍將在未來先進制程中角逐。

先進制程的掣肘
在先進制程的布局方面,還需要其他技術支持和設備支持。因為隨著頻率的提升,處理器所產生的熱量也會提高,先進的蝕刻技術可以減小晶體管間電阻,讓CPU所需的電壓降低,從而使功率大幅度減小。而蝕刻工藝——極紫外光刻(EUV),用更小更鋒利的“刻刀”來切割出更小的電晶體結構。
關鍵設備在先進制程上仍未實現突破。目前世界集成電路設備研發水平處于12 英寸7nm,生產水平則已經達到12 英寸14nm;而中國設備研發水平還處于12 英寸14nm,生產水平為12 英寸65-28nm,總的來看國產設備在先進制程上與國內先進水平有2-6 年時間差;具體來看65/55/40/28nm光刻機、40/28nm 的化學機械拋光機國產化率依然為0,28nm化學氣相沉積設備、快速退火設備、國產化率很低。
以光刻機為例,ASML是全球唯一有能力制造EUV光刻機的廠商,而面向3nm及更先進的工藝,晶圓廠將需要一種稱為高數值孔徑(high-NA)EUV的新技術,據ASML年報披露,正在研發的下一代采用high-NA技術光刻機要等到2024年才能量產。我國最先進的光刻機是上海微電子裝備的光刻機,最高可制造90納米工藝的芯片。我國尚未有具備28納米制程能力的光刻機,主要在于精密光學器件的落后,目前,長春光機所,茂萊光學都在光源領域進行技術研發及探索。一旦光刻機被美國封禁,國內的芯片制造公司將失去14納米、28納米等工藝制備能力。
公司 | 先進制程設備情況 |
中微公司 | 7nm刻蝕機進入臺積電供應鏈,5nm已獲臺積電驗證 |
北方華創 | 公司的半導體設備在集成電路領域形成28nm設備供貨能力,14nm工藝設備處于客戶工藝驗證階段 |
上海微電子 | 90nm的光刻機已量產,55nm光刻機在研發中 |
盛美半導體 | 公司的清晰產品不僅適用于40nm、28nm工藝,而且隨著先進制程工藝的發展,在14nm、12nm工藝展現更大的優越性 |
安集科技 | 14nm技術節點拋光液已進入客戶認證階段,10-7nm技術節點產品還在研發中 |
上海新陽 | 20-14nm銅互連電鍍工藝技術及產品在研發中 |
芯源微 | 公司光刻涂膠顯影設備覆蓋了前道晶圓加工環保界的I-line、KrF、ArF等制程工藝,可對50-300mm的晶圓進行處理,尚未掌握28nm以下節點的ArFi浸沒式涂膠顯影設備 |
華峰測控 | 測試產品與工藝制程關系不大 |
▲ 半導體設備公司掌握先進制程情況 來源:道科創
先進封裝的發展
隨著先進節點走向10nm、7nm、5nm,研發生產成本持續走高,良率下降,摩爾定律趨緩,半導體行業逐漸步入后摩爾時代。目前封測行業正在經歷從傳統封裝(SOT、QFN、BGA等)向先進封裝(FC、FIWLP、FOWLP、TSV、SiP、3D堆疊等)的轉型。
▲圖源:拓璞產業研究院
先進封裝與傳統封裝以是否焊線來區分,先進封裝主要有倒裝芯片(FC)結構的封裝、晶圓級封裝(WLP)、2.5D封裝、3D封裝等。分為兩個方向——
小型化:3D封裝突破傳統的平面封裝的概念,通過單個封裝體內多次堆疊,實現了存儲容量的倍增,進而提高芯片面積與封裝面積的比值。
高集成:系統級封裝SiP能將數字和非數字功能、硅和非硅材料、CMOS和非CMOS電路以及光電、MEMS、生物芯片等器件集成在一個封裝內,在不單純依賴半導體工藝縮小的情況下,提高集成度,以實現終端電子產品的輕薄短小、低功耗等功能,同時降低廠商成本。
先進封裝技術不僅可以增加功能、提升產品價值,還有效降低成本,成為延續摩爾定律的關鍵。作為集成電路產業鏈不可缺少的一部分,半導體封測得益于對更高集成度的需求,隨著5G應用、AI、IoT等新興領域的驅動,市場規??焖贁U大。
我國封測行業整體仍然有望保持高增長,仍然是一個處于不斷增長中的增量市場。而且在5G、消費電子、物聯網、人工智能和高性能計算等更高集成度的廣泛需求下,先進封裝是增量主要來源,先進封裝市場增速預計將高于傳統封裝。
為進一步提升集成電路系統性能、降低成本依賴、提升功能密度,SiP(系統級封裝)以及 Chiplet 等設計的進步和發展,大大拓展了摩爾定律的演進方式。而Tensun騰盛近年來在SiP先進封裝領域深耕產品設備的開發和制程應用,堅持做好精密點膠和精密切割(劃片機)兩大產品線,與行業大咖們共同商討先進封測領域的技術創新、市場動態和應用案例,騰盛人也將繼承十六年來的永不止步的創新精神,在先進封裝領域持續探索。
————
聲明:本文部分內容參考出處有:
1.「封測行業報告:國內封測市場增速高于全球,先進封裝為未來確定趨勢」,來源:賢集網
2.「半導體主流先進制程工藝梳理總結」,來源:今日頭條、電子發燒友網,作者:老扎古
3.「半導體封測行業報告:封測行業景氣高企,先進封裝驅動未來成長」,來源:今日頭條,作者:未來智庫
4.「半導體先進制程“三雄”爭鋒」,來源:財經頭條,作者:中國電子報社
如有侵權等行為,可聯系我方刪除。


